この中で、(1)ワンチップで大容量を実現、(2)ランダムアクセス時間の高速化、 (3)ＣＰＵと高速に情報のやりとりを行うためのＥＤＯ機能の搭載や多ビット化、 (4)機器の小形化を実現するための薄形パッケージの採用、 (5)低消費電力化、などを実現したＤＲＡＭが求められています。

　また、１６メガビットＤＲＡＭとの置き換えが可能な４００ミル幅パッケージを 採用した６４メガビットＤＲＡＭ第二世代品へのニーズも高まっています。

　当社は、このようなニーズに対応するため、６４メガビットの大容量で４００ ミル幅の第二世代パッケージを採用するとともに、世界最高速のアクセス時間を 実現し、ＥＤＯ機能の搭載や多ビット化、ＴＳＯＰパッケージの採用、 １００ミリアンペア以下の低消費電力を実現した新製品を商品化するものです。

　当社、米国ＩＢＭ社、独シーメンス社の３社において、昨年６月に世界最小の チップ面積を実現した２５６メガビットＤＲＡＭを開発しています。新製品の ６４メガビットＤＲＡＭは、この共同開発で培われた技術成果も 応用することなどにより実現したものです。

　また当社は、６４メガビットＤＲＡＭの派生品として、６４メガビット シンクロナスＤＲＡＭも開発しており、来年初めにも商品化し、ラインアップの 拡充を図っていきます。