プレスリリース (1996.5.23)3 | ニュース

このページでは JavaScript を使用している部分があります。お使いのブラウザーがこれらの機能をサポートしていない場合、もしくは設定が「有効」となっていない場合は正常に動作しないことがあります。

新製品の主な特長

絶縁膜やタングステン（導電層）などを化学的・機械的に研磨して平坦化する技術（ＣＭＰ）を用いることにより、０．３５ミクロンのＣＭＯＳ微細加工技術を実現するとともに、シャロートレンチ技術（注１）を採用することなどにより、世界最高速のアクセス時間４０ナノ秒を実現しています。
ＥＤＯ機能を有しており、サイクル時間は当社従来比約２０％削減の１６ナノ秒を実現しています。
８ビット、１６ビットの多ビット化を実現しています。
４００ミル幅の第二世代パッケージを採用するとともに、薄形パッケージのＴＳＯＰも採用しています。

（注１）	トランジスタ間に溝を堀り、その溝に酸化膜を埋め込むことで絶縁膜を形成する埋め込み素子分離技術を用いることにより、絶縁層の分離領域を縮小させ、チップシュリンクが可能となるキャパシタ形成技術。

プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。