東芝トップページ お問い合わせ
新着情報  発表月別  テーマ別
ギガビット級NAND型フラッシュメモリを実現できる技術の開発について

1998年6月9日

 当社は、業界初のギガビット級のNAND型フラッシュメモリの実現に向け、 (1)誤書き込み防止技術(2)セル小形化技術(3)製造工程削減技術を開発し、 製品化のめどをつけました。

 フラッシュメモリは現在、NAND型としては64メガビット品が量産されていますが、 ギガビット級の容量になると微細加工技術の高度化とともに、 誤書き込み現象を抑制する技術などが必要になってきます。 今回、当社は、このような課題を解決できる技術を開発したものです。

(1)誤書き込み防止技術
 4ギガビット以降のNAND型フラッシュメモリの実用化に向け、 セルの不純物拡散層と接続させた電極をコントロールゲート上に形成することによって、 コントロールゲートと反転層とのカップリング容量の増大を実現できる技術を開発しました。
 NAND型フラッシュメモリのデータ書き込みにおいて、 データを書き込まないセルに対しては、トンネル酸化膜に高い電圧をかけず、 電流を流さないことによって、書き込みを防止する構造となっています。 しかし、微細化の進展にともない、反転層電位が上昇しないことによって、 書き込まないセルに対する誤書き込み現象が発生するという課題がありました。
 本技術の採用によって、新たにコントロールゲート上に電極が形成されることになりますが、 セルサイズへの影響はほとんどないため、 誤書き込み現象を抑制しながら微細化・高集積化が可能になります。

(2)セル小形化技術
 1ギガビット品に適用できる製造プロセスとして、 トランジスタ間に絶縁層を埋め込むSTI(Shallow Trench Isolation) の素子分離能力を向上させることなどによって、セル幅を縮め、 ゲート長をFとしたときセル面積を5Fと従来の約4分の3に縮小させる技術を開発しました。 本技術によって、フラッシュメモリのさらなる微細化が可能になります。

(3)製造工程削減技術
 1ギガビットフラッシュメモリの製造コストの低減に向け、 セルで使用するトンネル酸化膜とフローティングゲート電極を周辺回路トランジスタにも使用する技術を開発しました。 本プロセスの導入により、工程数を従来の60%に短縮(当社比)することができます。 また、今回開発したプロセスで形成された周辺回路のMOSトランジスタは、 トレンチ部のシリコンコーナーでの電界集中がないため、 リーク電流を減少させることができます。

 今回、(2)および(3)の技術を適用した2メガビット規模の評価用小規模メモリを試作し、 全ビット書き換え消去が可能であることを実証しています。

 NAND型フラッシュメモリは、 デジタルスチルカメラの電子フィルム用などで利用されているスマートメディアを中心として、 今後は、携帯情報端末やワープロのデータ保存用やオーディオ用記録媒体など新たな分野での利用が見込まれており、 ますます大容量化が求められています。当社は、このようなニーズに対応するため、 今回開発した技術をもとに1ギガビット以降のフラッシュメモリの製品化をめざします。

 なお、今回開発した技術は、 6月9日からホノルルで開催される1998IEEE Symposium on VLSI Technologyで発表します。


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

▲プレスリリースのトップへ

東芝トップページ 個人情報保護方針 Copyright