FCRAMとは

FCRAM(Fast Cycle RAM)は回路の工夫によって従来のDRAMに対して 2-3倍の速いサイクルで動作ができる新しいメモリです。
DRAMに特有なプリチャージ命令(注1)を与える必要が無く、 サイクル時間(注2)がアクセス時間(注3)と同等以下にできます。
このメモリの技術は富士通が開発したもので、 昨年1998年6月のVLSI回路シンポジウム(IEEEと応用物理学界が主催)で試作結果を発表、 これをもとに製品化の改良をしたものです。 東芝でも同様な新しいDRAMの開発を進めていたこともあり、 東芝と富士通で共同開発することによって両社から完全に互換性のある製品を提供します。

従来の高速DRAMとFCRAMの相違
(1) 記憶コア部分の工夫:「パイプライン動作のコア」に特徴
ここ数年、DRAMは急激に高速化しています。 数年前のパソコンに使用されていた高速ページモードDRAMのピークバンド幅(注4)は40MB/秒、 その後登場したEDOタイプは100MB/s、 現在主流のSDRAMでは200MB/秒クラスの製品が供給されております。 そして次世代のDRAMでは1~2GB/秒のピークバンド幅を持ちます(ピークバンド幅はいずれもX16品1個当たり)。
ところがこれらのDRAMの高速化手法は、 DRAMの記憶コア部分の高速化よりも、 信号入出力部分の高速化でした。
FCRAMでは記憶コア部分をパイプライン動作(注5)させる点に大きな特徴があり、 この回路の開発によって記憶コアの高速化が可能になりました。 この結果、実効バンド幅(注6)をピークバンド幅に近づけた高い値にすることが可能になり、 同一クロック周波数で比較すると従来のメモリよりも実質的な性能が向上していることになります。

(2) 小領域の記憶コアを動作させる:低消費電力かつ高速アクセスも実現
FCRAMでは動作させるメモリの領域を従来よりも小さくしています。 これによって瞬時消費電流を従来メモリよりも小さく抑えメモリ内部の動作を安定化できるためアクセス時間も高速化することができます。 サイクル時間を同一にすれば従来メモリよりも消費電力を低くすることができます。

注釈

(注1) DRAMでは動作が始まると次の動作を開始する前に「プリチャージ」 という命令を与えて内部を初期状態に戻す必要があります。 現在のDRAMではこの命令実行に20ナノ秒が必要です。
(注2) ある番地への読み出しや書き込みなどの動作開始から、 次の番地での動作開始までに置くべき時間。
(注3) アドレスを指定してからそのアドレスに格納されているデータを出力させるまでに要する時間。 通常のDRAMではサイクル時間が70ナノ秒程度、アクセス時間は35ナノ秒程度です。 FCRAMでは同一の製造技術を用いてもサイクル時間が20~30ナノ秒、 アクセス時間も30ナノ秒程度という高速化ができます。
(注4) バンド幅とはそもそもプロセッサが要求する単位時間当たりのデータ量。 ピークバンド幅はメモリチップ内部のセンスアンプで検出ずみのデータを次々と出力する場合の単位時間当たりのデータ量に相当します。
(注5) 内部の動作を幾つかのセクションに区切り、バケツリレーのように次々と処理を手渡して行く回路動作方式。
(注6) メモリチップ内部のセンスアンプのもつデータを書き換える、 つまり行アドレスを変えたときや読み出しと書き込みが交錯したときの実質的なバンド幅。
図面による説明
ここではメモリの動作を人が畑に入って花を取って出て行く動作で例えます。 畑は記憶コア部分、花は記憶データに対応します。畑の入り口には信号があり、 従来のメモリでは一人が畑に入っていると次の人は入れません。
一方、FCRAMでは畑の途中にも信号がありそれぞれの区間で人が入れます。 次の区間に人が出ればまた次の人が入れます。 こうしてつぎつぎと複数の人が畑に入れますので花(データ)を少ない時間でたくさん取ることができます。


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。