当社は、新たなセル構造を採用することによって、 不揮発性メモリとして世界最高速のデータ読み出し・書き込み動作とチップ面積の縮小を実現できる強誘電体メモリ（ＦＲＡＭ）の技術を開発しました。

　今回採用した構造は、当社が独自に開発したもので、 従来直列接続されていた強誘電体キャパシタとトランジスタを並列接続した構成のメモリセルをチェーン（鎖）状に配列しています。
　今回試作したＦＲＡＭは、強誘電体キャパシタの駆動線を最大１６セルまで共有化することによって、 各キャパシタの駆動時間を短縮し、ランダムアクセス時間３７ナノ秒、 サイクル時間８０ナノ秒とＤＲＡＭと同等レベルの世界最高速動作を実現しています。 さらに、チップ面積を従来の８６％に縮小しており、トランジスタの上部にキャパシタを配置することで、 理論的には５５％まで小さくすることが可能で、ＦＲＡＭの低コスト化を実現できます。

　強誘電体キャパシタを用いたＦＲＡＭは、電源を切ってもデータが消失しない不揮発性で、 また、同じ不揮発性メモリであるフラッシュメモリと比べて高速にデータの読み出し・書き換えができるなどの優れた特長をもつため、 究極のメモリとして注目を集めています。
　しかし、従来のＦＲＡＭは、 データを記憶する強誘電体キャパシタとトランジスタを直列接続してメモリセルを構成しているため、 セルサイズが大きくなり、さらに、 強誘電体素子の性質として強誘電体キャパシタを駆動する必要があるため、 動作速度がＤＲＡＭの半分以下と遅いという課題がありました。

　当社が今回開発したチェーン構造によって、このような課題を解決でき、 高速で低コストのＦＲＡＭの実用化が可能になります。 当社は、携帯用コンピュータや電子マネーを含むＩＣカードなどに幅広い利用が見込まれているＦＲＡＭの商品化に向けて技術開発を進めていきます。

　なお、今回開発した技術は、２月１５日からサンフランシスコで開催される国際固体素子回路学会（ＩＳＳＣＣ９９）で発表します。

本試作品の主な仕様