| 開発の背景とねらい 近年、ＩＣの高容量化と高密度化の進展に伴い、携帯機器の小型化と高機能化がすすみ、 ＩＣのいっそうの高密度実装が求められています。 現在、高密度実装技術としてＣＳＰが活用されていますが、 チップサイズ同等の実装面積が必要であり、今後、さらに実装密度を上げるには、 従来の平面構造から三次元積層したパッケージが必要となります。 また、携帯機器の実装高は１．０ｍｍ以下の制約がある場合が多く、 積層した際にこの高さにおさめることが要求されます。 しかし、これまで提案されてきた積層パッケージは、この点で充分に対応できていませんでした。 三次元積層パッケージには、チップを積層してパッケージにおさめるものと、 単体パッケージを積層するものとがあります。 チップを積層するパッケージには、 モジュールとしての歩留まりに問題があることや積層したチップの電極取りだしの為の技術が必要であることなどにより、 多数個の積層には不向きでした。一方、パッケージを積層する場合には、 これらの問題は解消されるものの、単体の薄いパッケージの開発と積層実装技術の開発が必要でした。 当社は、こうしたニーズに対応するため、新たに(1)薄型チップの製造技術、(2)積層実装技術、 (3)低コストパッケージ技術などを開発し、ＰＴＰとして実用化しました。
|
 |
プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。 | |