世界初のSOI基板上でのDRAM混載メモリセル技術の開発について 2003年6月13日 当社は、世界で初めてSOI基板上でDRAM混載システムLSIを実現可能なメモリセル技術を開発し、LSIレベルで動作原理および回路技術を実証しました。 ブロードバンド時代では、動画像など大容量データの通信が増大しており、大量のデータを高速で処理するLSIが求められています。このため、1つのチップ上に高性能のマイクロプロセッサと、大容量メモリを同時に形成する技術への要求が増大しています。 当社は、SOI基板の特徴を生かしたFBC(Floating Body Cell)と呼ぶ 新しいDRAMのメモリセル技術を開発しました。FBCは従来のDRAMに比べ簡単な構造であり、原理的に微細化に適するという長所を有するため、45ナノメートル(nm)世代以降のDRAM混載システムLSIを実現可能とする技術です。今回、メモリセル特性を明らかにし、FBCの動作原理および回路技術をLSIレベルで実証しました。 なお、今回開発した技術は、京都で開催されているVLSI Symposiumにおいて、6月11日および12日に発表しました。
動作原理およびセル構造 従来のDRAMセルは電荷を蓄積するためのキャパシタとスイッチングするためのMOSトランジスタから構成されていました。今回開発しましたFBCはSOI基板上に形成したMOSトランジスタのフローテイング(浮遊状態の)ボデイに電荷を蓄積することにより、データを記憶します。SOI上のMOSトランジスタがスイッチング素子および記憶素子の二つの役割を果たすため、従来のDRAMセルに比較してセル面積を縮小することが可能となり、従来のBulk基板上のDRAMセル面積に対し、SOI基板上で実現するFBCにおいてはセル面積を半分にできます。 製造プロセス FBCを実現する上で最も重要視したのはシステムLSIの製造プロセスとの互換性です。すなわち、システムLSIの性能に何ら影響を与えることなく、SOI基板上にDRAMを実現させるセル構造および製造プロセスを採用しました。具体的には、システムLSIの高速化を図る上で重要なsalicide processをFBCに適応可能とするために、メモリセル内部のコンタクト領域にポリプラグと呼ぶ多結晶シリコンからなるバッファー層を形成する構造を採用しました。本構造を採用することにより、システムLSIの製造プロセスとの互換性を完全に保つことができます。超高速デバイスを実現可能であるというSOIの長所を最大限に生かしつつ、DRAM混載システムLSIを実現することが可能となりました。 FBCのLSIレベルでの実証 FBCの動作原理および回路技術を実証する目的で96KbitのADM(Array Diagnostic Monitor)を試作しました。全ビット良品を得ることができ、FBCの動作原理をLSIレベルで実証することが出来ました。また、アレーアクセス時間36ns、データスイッチング時間30nsおよびDRAMのメモリセル特性として重要な電荷保持時間としては500ミリ秒(@85)を実現し、メガビット以上の規模のDRAM混載システムLSIへの適応が可能となりました。
|
プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。 |