東芝トップページ お問い合わせ
新着情報  発表月別  テーマ別
世界初の45ナノメートルプロセス世代のシステムLSI技術の開発について

2004年6月16日

 当社は、45ナノメートル(nm)プロセス世代のシステムLSIを実現するための要素技術として、高性能MOSFET(MOS型電界効果トランジスタ)および多層配線技術を開発しました。

 システムLSIは、コンシューマ機器やモバイル・通信機器のデジタル化の進展や複合・融合化により、さらなる高機能化、高性能化が求められています。これを実現するために次世代、次々世代の微細化の開発が進展していますが、微細化の世代が進むにつれ、動作周波数(パフォーマンス)の向上と消費電力の低減を両立することが難しくなっています。
 動作時の消費電力低減には、電源電圧の低電圧化が必要なものの、それに伴うVth(しきい値電圧)の低減とゲート酸化膜の薄膜化によってリーク電流は増えてしまうため、待機時消費電力が増え、結果としてトータルの消費電力の低減は困難です。
 今回当社は、新しいゲート酸化膜技術を用いて酸化膜の最適化を行い、リーク電流を抑えながらも高いパフォーマンスを得られるMOSFETを開発したものです。
 また、多機能・高性能を一つのシステムLSIで実現するためには、多層配線技術の開発も重要となります。
 今回当社は、45nmプロセス世代のシステムLSIを実現できる多層配線技術として、動作周波数と消費電力の観点から配線パラメーター(設定値)を最適化する手法を確立しました。

 今回の要素技術の開発により、当社は、45nmプロセス世代のシステムLSIの実現に一歩近づきました。

 また、45nmプロセス世代のシステムLSIについては、今回当社が開発した要素技術に加え、メモリ混載技術や更なる性能向上に向けた開発を現在ソニーグループと共同で開発しております。

 なお、今回の成果は、6月15日から米国ハワイ州で開催されているVLSIシンポジウムにおいて発表しました。

技術の概要

(1) MOSFET
 動作周波数の向上と動作時消費電力の低減には、電源電圧の低減が必要です。しかし、それに伴ってゲート酸化膜の薄膜化も必要になりますが、この薄膜化によるゲートリーク電流の増大を抑えることが大きな課題となっていました。
 酸化膜には、酸化膜生成技術の最適化を図ることにより、従来のSiON膜に対し、リーク電流を1.5桁減少させ、EOT(実効的なゲート絶縁酸化膜)が1.0nm以下の極薄酸化膜を実現しました。
 この酸化膜を用いることによって、従来ならリーク電流の増大によってパフォーマンスが上がらなくなることを解決しました。
 MOSFETの性能としては、現時点でオフリーク電流50nA/umに対してオン電流はNMOSFETで820uA/um、PMOSFETで300uA/umを達成しています。
 
(2) 多層配線技術
 配線遅延と消費電力低減のためには配線のパラメーターを最適化することも重要です。今回、動作周波数と消費電力の観点から、配線パラメーターを最適化する手法を示しました。また、システムの集積度を高めるために最も重要な最下層の1st Metalのピッチは65nm世代に対し72%にシュリンクし、130nmとしました。


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

▲プレスリリースのトップへ

東芝トップページ 個人情報保護方針 Copyright