東芝トップページ お問い合わせ
新着情報  発表月別  テーマ別
東芝とNECが次世代不揮発性磁気メモリ(MRAM)の大容量化技術を開発

2004年12月15日

株式会社 東芝
日本電気株式会社

 東芝とNECは、次世代不揮発性磁気メモリ(以下、MRAM:Magnetoresistive Random Access Memory)の共同開発において、書き込み電流を1/2以下に低減しながら誤書き込みを防止する磁気抵抗素子と、セル面積を縮小できかつ250nsecのデータ読み出しを実現する高速クロスポイントセル構造を考案し、大容量MRAMの実用化に向けて大きな成果をあげました。

 MRAMは磁化方向により情報の蓄積ができるという磁気特性を利用したメモリであり、高速、高密度、無限大の書き換え耐数といったDRAMの特長と、電源を切っても情報を保持できるフラッシュメモリの特長をあわせ持つ次世代のメモリとして、特に携帯情報機器を中心に利用が期待されていますが、その実用化にあたっては、微細化した際の電流低減技術の確立や、高速性を維持しながらセル面積を抑えることが課題とされていました。

 今回、電流低減技術として、情報を蓄積する磁気抵抗素子の形状について検討を行ない、従来の長方形から、長方形の長辺に半円形の膨らみを持たせた新たな形状を開発しました。これによって、書き込み電流を従来の1/2以下に低減することに成功し、電流消費を抑えることはもちろん、メモリセルごとの特性に多少のばらつきがあっても誤書き込みを防止することが可能となりました。
 また、読み出し速度を高めるために、読み出す磁気抵抗素子を選択するトランジスタを素子4個に対して一つ配置する高速クロスポイント構造を新たに考案しました。この結果、セル面積をDRAMと同程度の6Fに抑えながら、250nsecの読み出し速度を実現しました。

 このMRAM開発はNEDO技術開発機構の助成を受けて進めているもので、東芝とNECでは、2005年度には250nm設計ルールの磁気抵抗素子作成技術と130-180nm設計ルールのCMOS作成技術を用いて、256MbitMRAMの実現に必要な基盤技術を確立する予定です。

 なお、本事例は、本日(米国時間12月14日)、米国・サンフランシスコで開催されている「IEDM2004(国際電子デバイス会議)」で発表しました。

今回開発した技術について

(1) 低電流誤書き込み防止技術
 MRAMは、マトリックス(格子)状に配線されたビット線とワード線の交点に磁気抵抗素子(MTJ素子:Magnetic Tunneling Junction)を配置した基本構成を持っています。この磁気抵抗素子は、上層強磁性層と下層強磁性層、二つの強磁性層間にある絶縁膜でできており、下層強磁性層はあらかじめ磁化方向が固定されています。

 データの書き込みは、ビット線とワード線を選択して電流を流し、誘起される合成磁場によって任意の交点の磁気抵抗素子の上層強磁性層のみを書き換えることで行ないます。書き換えられた上層の強磁性層の磁化方向が下層の磁化方向と平行になるか、反平行になるかによって、絶縁膜に流れるトンネル電流量が変化することを読み取って、「0」、「1」のデータとして認識します。ところが、一方の配線上にある磁気抵抗素子(半選択の状態にある素子)にも弱い磁界が印加されるため、メモリセルごとの特性にばらつきがあると、誤って書き込みが行なわれることがありました。

 今回開発した新たな素子形状では、従来の長方形から、長方形の長辺に半円形の膨らみを持たせることで、書き込み電流を従来の1/2以下にしても安定な動作を可能としました。この技術により書き込み電流閾値特性を変化させ、セルごとの特性に多少のばらつきがあっても誤書き込みを防止できるようにしました。この技術は同時に、微細化にともなって増大する書き込み電流そのものを抑えて、消費電力を低減することができます。

<図1:書き込み電流の閾値(シミュレーション)>
図1:書き込み電流の閾値(シミュレーション)

(2)高速クロスポイントセル構造
 MRAMには、読み出し速度を高めるために磁気抵抗素子ひとつずつに選択トランジスタを配置する1トランジスタ+1MTJ構造と、選択トランジスタを省略したクロスポイント構造の二種類が提案されていますが、前者は高速読み出しが可能なもののセル面積が大きくなり、後者は大容量化に適したセル面積ながら、まわり込み電流の影響により、読み出し時の誤動作を防ぐためには、読み出し速度を犠牲にせざるをえないという課題がありました。

 今回、東芝とNECでは、情報を読み出す磁気抵抗素子を選択するトランジスタを素子4個に対して一つ配置する新たなセル構造として高速クロスポイント構造を考案しました。この構造では、1トランジスタ+1MTJ構造で30F程度必要であったセル面積をクロスポイント構造のMRAMと同じ6Fに抑えることが可能で、高集積化による大容量化を実現することができます。

 また、クロスポイント構造では、読み出したい磁気抵抗素子にだけ読み出し電流を与える選択トランジスタを持たないため、まわり込み電流の影響によって、本来読み出したい磁気抵抗素子の情報を正確に読み出すことが難しく、そのため読み出しに1μsecの時間が必要でしたが、今回の高速クロスポイント構造では、素子4個をトランジスタで分離して読み出すことで、250nsecの読み出し時間を達成しています。

<図:セル構造とセル面積の比較>
図:セル構造とセル面積の比較


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

▲プレスリリースのトップへ

東芝トップページ 個人情報保護方針 Copyright