東芝トップページ お問い合わせ
新着情報  発表月別  テーマ別
45nm世代プロセスにおける接合リーク電流低減技術を確立

2004年12月16日

 当社は、45nm世代プロセスにおいて、ゲート、ソース、ドレインの抵抗の低減に必須となるニッケルシリサイド層を良質かつ低コストで形成する製造プロセスを確立しました。新たなプロセスは、ニッケルシリサイドの形成前にフッ素イオンを注入することでニッケル原子のシリコン基板中への拡散を抑えて接合リーク電流を大幅に低減するというもので、当社ではこの技術を低消費電力化が強く求められる携帯端末用の高性能LSIの製造に適用する予定です。

 半導体素子の微細化が進むにつれて、ゲート、ソース、ドレインの抵抗の増大が問題となり、MOSトランジスタの高速動作のためには、ゲート、ソース、ドレインを構成するシリコンの表面を金属と反応(シリサイド化)させて、電気抵抗を低減することが必要となっていきます。そのため65nm以降の世代では、ニッケルを用いて細線部分により抵抗の低いニッケルシリサイド層を形成することが提唱されていますが、製品の熱処理工程に伴ってニッケルシリサイド層からニッケルの金属原子がpn接合を越えてシリコン基板中に拡散してしまい、接合面の浅い45nm以降では著しい接合リークが発生して素子の機能が損なわれることが指摘されていました。

 今回当社では、ニッケルシリサイド層の形成に先立って、ソース、ドレイン上にフッ素原子をイオン注入すると、その上に形成したニッケルシリサイド層の耐熱性が大きく向上し、熱処理工程に伴うニッケル原子の拡散が大幅に抑制されて、シリサイド化の影響による接合リークをほとんど排除できること確認しました。この際、フッ素イオンの注入によるシリサイド膜厚や抵抗値、素子駆動電流電力といったその他の特性への悪影響が全くないことも確認しています。フッ素イオンの注入は、新規に特別な装置を用意しなくても現在の製造装置で容易に対応可能であるため、本技術は従来の半導体製造プロセスとの親和性が非常に高く、低コストで導入できるものと考えられます。

 当社では、本技術が今後ますます需要の拡大が見込まれる高機能の携帯機器向けLSIの低消費電力化やさらなる高性能化につながるものと期待しており、45nm以降の世代の製品において本技術を適用していく方針です。

 なお、本事例は、本日(米国時間12月15日)、米国・サンフランシスコで開催されている「IEDM2004(国際電子デバイス会議)」で発表しました。

<図:今回開発したニッケルシリサイド層形成プロセス>
<図:今回開発したニッケルシリサイド層形成プロセス>


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

▲プレスリリースのトップへ

東芝トップページ 個人情報保護方針 Copyright