「東芝低消費電力プラットフォーム」をSoC製品に適用開始

2005年1月25日

 当社はこのたび、システムLSIの動作モジュール毎に動作周波数と電源電圧を最適制御することで動作時の消費電力を低減する「部分fV(周波数・電圧)制御技術」を開発しました。
 これに合わせて、本技術と待機時のリーク電流を低減する「Selective-MT技術」を反映した新たな設計環境「東芝低消費電力プラットフォーム」の整備も行ない、SoC製品への適用を開始します。

 近年、微細化プロセスの進行に伴い、システムLSIにおいてもリーク電流の制御の必要性が高まっています。特にバッテリーによる長時間駆動が求められる携帯情報端末向け製品においては、高機能化に伴う消費電力の増加もあり、低消費電力化が強く求められています。

 当社は、このようなニーズに応えるべく、低いしきい値電圧のセルのグラウンド線側に高Vthのスイッチセルを設け、スタンバイ時にスイッチセルをオフにすることで待機時のリーク電流を低減する「Selective-MT技術」を実用化していますが、今回、動作時の消費電力の低減技術として、システムLSI上の動作モジュール毎に処理量の予測を行ない、動作周波数を落とすことができるモジュールの動作電圧を下げることで、スイッチング電流とリーク電流を抑える「部分fV制御技術」を開発したものです。
 既に、本技術を適用した携帯情報端末向けチップ(MeP:Media embedded Processorベース)の試作を行なっており、対象となる動作モジュールの消費電力が40%低減できることを確認しています。

 チップ全体の設計を見直してfV制御を行なうことで低消費電力を実現する設計手法と異なり、今回開発した「部分fV制御技術」では、動作モジュール毎に消費電力を低減することができるので、設計期間の短縮のために製品に搭載するそれぞれの機能をIP(設計資産)化して再利用するケースの多いSoC製品の開発に適しています。

 当社は「部分fV制御技術」について、「東芝低消費電力プラットフォーム」に順次実装を進めていく予定で、現在は、Synopsys社のツールで利用可能です。
 なお、この「東芝低消費電力プラットフォーム」については、1月27日からパシフィコ横浜にて開催される「EDSフェア2005」にて展示を行なう予定です。


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。