東芝トップページ お問い合わせ
新着情報  発表月別  テーマ別
キャパシタ不要のDRAM技術で32nm世代に目処

2006年12月13日

 

 当社は、SOI基板を用いてDRAM素子の集積度を高めるFBC(Floating Body Cell)技術において、SoC混載メモリ用途向けに、90nmプロセスでの実用化技術を確立するとともに、この技術を延長して32nm世代まで適用の目処をつけました。

 FBCは、SOI特有の基盤浮遊効果を利用してトランジスタ内部に電荷を蓄積する技術で、従来型の電荷蓄積部(キャパシタ)が不要な小型構造により素子の集積度をほぼ倍増できます。

 今回、プロセスの工夫によりロジックとメモリの回路を作り分け、メモリ回路を選択的に浅い素子構造に形成してSOIの効果を高めるとともに、膜厚などを最適に設計し、実用化に必要な安定動作と10年超の信頼性を90nmプロセスで実現しました。
 歩留まりも、試作段階では十分と言える68%を達成しています。

 さらに、今回の素子構造を微細化した場合のシミュレーションにより90nmより3世代先まで性能が維持できることを実証し、32nm世代でのFBC素子実現の目処がつきました。
 当社では、本技術をSoC混載メモリの有力候補として、引き続き開発に注力していきます。

 なお、今回の技術については、米国サンフランシスコで開催されている半導体の国際学会IEDM(International Electron Devices Meeting)において、本日(現地時間12月12日)発表しました。


プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

▲プレスリリースのトップへ

東芝トップページ 個人情報保護方針 Copyright