東芝トップページ お問い合わせ
新着情報  発表月別  テーマ別
43nmプロセスを用いたNAND型フラッシュメモリの開発について

2008年2月7日

16Gb、32Gbを順次製品化

 当社は、最先端43nm*1プロセスを用い、1チップで16ギガビット(2ギガバイト)の大容量を実現するNAND型フラッシュメモリを開発しました。本成果については、2月3日から米サンフランシスコで開催中の半導体国際学会ISSCC(国際固体素子回路学会)において、2月6日(現地時間)講演を行いました。

 43nmプロセスでは、高電圧印加時の誤書込みを防ぐため、メモリセルの両端にダミーワード線を設けることが有効となりますが、これはチップ面積増大につながります。今回当社は、並列メモリセル数を従来の32セルの2倍にし、さらに両端にダミーワード線を加えた66セルにしています。これによりメモリセルの両側にあるセレクトゲートの数を削減し、面積効率を向上しました。
 また、周辺回路において、高電圧スイッチを入れることで、コントロールゲートドライバ*2を共有化し、電源用配線をセルアレイ上に通すなどの設計の見直しによって、さらなるチップ面積削減を実施しました。微細化とあわせてこれらの技術を適用することで、56nm世代の同容量製品に対しチップ面積を約30%削減し、16ギガビット品で約120mm2のチップサイズを実現しております。

 なお、新技術を適用し、まずは現在市場で主流の16ギガビット品を、本日から製品サンプル出荷し、3月から四日市工場での量産を開始します。また、2008年第3四半期(7−9月)の早期に、容量を2倍に高めた32ギガビット品の量産を開始する予定です。

 今後も当社は、微細化・多値化の新技術開発を継続するとともに、設備増強や生産効率改善を進め、市場ニーズに応じた供給力とコスト競争力を確保していきます。

*1 nm :ナノメートル。10−9m
*2 コントロールゲートドライバ:ワード線を駆動する回路

プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

▲プレスリリースのトップへ

東芝トップページ 個人情報保護方針 Copyright