Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

高誘電率ゲート絶縁膜とメタルゲートを用いた世界最小の立体構造トランジスタSRAMセルを実現

- 非平面型SRAMセル面積を50%以上縮小、将来の有望な微細化技術への道を確立 -
2008年12月17日

 

株式会社 東芝
IBMコーポレーション
Advanced Micro Devices,Inc.(AMD)


 株式会社東芝(TOKYO:6502)、IBM(NYSE:IBM)、AMD(NYSE:AMD)の3社は、共同でフィン形状の立体構造電界効果トランジスタ(FinFET)を用いたセル面積がわずか0.128μm2の立体型としては世界最小のSRAMセルを開発し、動作確認をしました。

 

 今回開発した非平面型SRAMセルは、FinFET、高誘電率ゲート絶縁膜およびメタルゲートを用いており、次世代のトランジスタとして、平面電界効果トランジスタに対して優位なものです。SRAMセルはマイクロプロセッサのようなシステムLSIに用いられている回路部品です。SRAMセルをより小さくすることによって、チップ面積がより小さく、高速で低消費電力のプロセッサの提供が可能となります。この技術は、米国カリフォルニア州サンフランシスコで開催中の半導体国際学会「IEDM(International Electron Device Meeting)」で16日(現地時間)に発表しました。

 

 従来の平面トランジスタを用いてSRAMセルを作製する場合、半導体メーカーは一般的に高濃度の不純物をデバイス部分に注入することでトランジスタの特性を調整してトランジスタを小型化していました。しかし、この調整方法は望ましくない特性ばらつきを生じさせ、SRAMの安定動作性を低下させてしまいます。この問題は特に22nm世代以降において深刻になりつつあります。シリコンチャネル部分に不純物注入を必要としないFinFETは、ばらつきを抑制しつつSRAMセルの小型化を実現する、従来の平面トランジスタに代わるアプローチのひとつです。

 

 3社の研究者は、高誘電率ゲート絶縁膜とメタルゲートを用いて非常に微細なFinFETによるSRAMセルを作製しました。今回開発したセルの面積は、非平面型トランジスタでは世界最小の0.128μm2であり、これまで最小の非平面型トランジスタと報告されていた0.274μm2に比べて50%以上小型化されています。セルの開発にあたって、研究チームは特にFinFET構造の垂直面において高誘電率ゲート絶縁膜とメタルゲートを含む様々な物質を堆積・除去するプロセス技術を最適化しました。

 

 更に、研究者は、非常に微細なSRAMセルにおけるFinFET特性の統計的ばらつきを評価し、また、より小さなSRAMセルにおけるばらつきをシミュレーションしました。この結果、チャネル部分に不純物を注入しないで作製したFinFETがトランジスタのばらつきを28%以上改善することを確認しました。一方22nm世代以降のセル面積に等しい0.063μm2のSRAMセルでのシミュレーション結果により、FinFETによるSRAMセルが22nm世代以降において従来の平面電界効果トランジスタと比較して著しく優位であることを確認しました。

 

 今回、高誘電率ゲート絶縁膜とメタルゲートを用いた非常に微細なFinFETのSRAMセルの作製を成功させたことで、3社はFinFET が22nm世代以降におけるSRAMに対する魅力的なトランジスタ構造であることを示しました。本技術はより優れた実用的なシステムLSIの実現に向けた一歩と言えます。

 

FinFET SRAMの鳥瞰図 

 

今回開発したFinFETを用いた0.128μm2 SRAMセルの鳥瞰図(シリサイド形成後)

 

カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。