Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

32nm世代システムLSIのコスト削減を実現するプラットフォーム技術の開発について

- 一度露光でセルサイズ0.124μm2のSRAMセルを実現 -
2008年12月18日

 

 当社は、NECエレクトロニクス株式会社と共同で開発した32nm世代プロセス技術の成果をもとに、最先端のリソグラフィ技術を用い、メタルゲートと高誘電率ゲート絶縁膜を採用することで、45nm世代と比較して1論理ゲートあたり50%のコスト削減を実現するプラットフォーム技術を開発しました。また今回、本技術を用いてSRAMセルサイズ0.124μm2を実現し、これまで難易度が高いと考えられていた一度露光で32nm世代のSRAMセルが作製可能であることを実証しました。

 

 今回開発したのは、NA注1が1.3以上のArF液浸注2の高解像露光装置を使い、照明条件を最適化することで一度の露光で32nm世代の微細パターンを実現する技術です。また、メタルゲートと高誘電率ゲート絶縁膜を採用するとともに、高解像露光装置を用いてSRAMセルレイアウトを最適化することで、微細化に伴いSRAMセルの安定動作に大きな影響を与えるトランジスタのしきい値電圧注3のばらつき増大を抑制しました。

 

 32nm世代以降では厳しいデザインルールを達成するため、工程が複雑化し、工程の増加やそれに伴う新たな設備が必要となり製造コストが増大します。特にリソグラフィ技術では、一般的には二度の露光が必要とされていますが、これは工程数の増加をもたらし、ダストの増加につながります。さらに、厳しい重ね合わせ精度が要求されることで、歩留まり悪化をもたらすなど、微細化による十分なコストメリットを得ることが難しくなるため、コスト削減が課題となっていました。

 

 現在、システムLSIは高性能化に向け微細化を中心に様々な研究開発が進められています。このような背景のもと、当社は32nm世代以降のシステムLSIにおけるコスト競争力の強化に向け、今後も研究開発を加速していきます。

 

 なお、今回の成果は、12月15日からサンフランシスコで開催中の半導体国際学会「IEDM(International Electron Device Meeting)」において、17日(現地時間)に発表しました。 

 

注1 NA:投影レンズの開口数。開口数を上げることで解像度を上昇させることが可能になる。

注2 ArF液浸:フッ化アルゴンエキシマレーザーを光源とし、ウエハーとレンズの間を純水で浸す「液浸」技術を用いる露光技法。

注3 しきい値電圧:トランジスタがオン状態になる電圧。しきい値電圧が高くなるとトランジスタ動作速度が遅くなる。

 

カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。