Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

世界最大容量、世界最速の不揮発性RAMの開発について

~容量128メガビット、転送速度1.6ギガバイト/秒を実現したFeRAM~
2009年02月09日

 

 当社は、不揮発性RAMとして世界最大容量の128メガビット、世界最速の転送速度1.6ギガバイト/秒の性能を持つFeRAM(強誘電体メモリ)を開発しました。

 今回開発したFeRAMは、省スペース化を実現する当社独自の「チェーン構造」を改良し、さらにセルサイズの小型化に伴う課題であった信号量の低下を防ぐ新規アーキテクチャを搭載しました。これにより、集積度を向上させ、不揮発性RAMとして世界最大容量の128メガビットのFeRAMを実現しました。

 また、今回新たに、データ転送時に生じる内部の電源供給レベルの揺れを予測し調整する電源回路を追加しました。この回路とFeRAMの低消費電力で高速な読み書きができる特性を活かして、従来の最高速度の不揮発性メモリと比較して8倍で、不揮発性メモリとしては世界最速の1.6ギガバイト/秒の転送速度を実現しました。

 また、この転送速度を活かし、高速のDRAM規格であるDDR2インターフェースを搭載しました。

 今回開発したFeRAMは、不揮発性メモリでありながら、DRAMと同じインターフェース規格を搭載しており、システムの性能向上および低消費電力化が可能となります。今後メインメモリとして携帯電話等の各種モバイル機器への搭載や、モバイルPC、SSD等のキャッシュメモリとしての使用が見込まれます。

 なお、今回開発した技術は、米国サンフランシスコで開催されているISSCC(国際固体素子回路学会)において、2月11日(現地時間)に発表します。

開発技術の概要

(1)チェーン構造の改良

 微細化に伴うノイズの増加を抑制するため、回路内の隣接する2配線を切り替えながら交互に動作させるチェーン構造を採用しました。同時に配線列が常に一本置きに動作する制御方式を取り入れることにより、間にはさまれた固定配線が配線間の干渉ノイズに対する壁となり、微細化が進んでもノイズが減り、安定動作を実現し、省スペース化および集積度の向上が可能となります。従来は4本で構成されるチェーン構造でしたが、今回、8本で構成されるチェーンに改良することで、チップ面積を削減しました。

※ 今回の回路構成(模式図)

チェーン構造図

(2)信号量の低下を防ぐ新規アーキテクチャ

 デバイスの小型化に伴い、ビット線が短くなることで、読み出し性能およびメモリセルの記憶量(蓄積分極量)が小さくなる分、センスアンプの読み出し信号量が低下します。この問題の対策として、チェーン構造を採用することで、一つのセンスアンプに接続するメモリセルの数を削減し、従来と同等の読み出し性能を維持することに成功しました。なお、全体のセンスアンプの面積が増加しますが、上記のチェーン構造の改良により、チップ面積への影響を相殺しています。また、センスアンプの回路を改良することで、負荷(寄生静電容量)を減少し、読み出しに十分な信号量200mVを実現しました。

(3)転送速度の向上によるDDR2インターフェース搭載

 データの転送時に電流消費が上がることで起きる内部の電源供給レベルの揺れを予測し、供給電源を細かく調整する電源回路を追加しました。これにより、データ転送時に必要となる電圧をすばやく上昇させることで、転送速度を向上させました。この結果、DDR2インターフェース搭載に必要な性能を実現しました。

開発したFeRAMの主な仕様

プロセス

130ナノメートルCMOS

容量

128メガビット

セルサイズ

0.252平方マイクロメートル

データ転送速度

1.6ギガバイト/秒(DDR2インターフェイス準拠)

アクセス時間

43ナノ秒

サイクル時間

83ナノ秒

電源電圧

1.8V

カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。