Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

多値技術を用いたNAND型フラッシュメモリの開発について

32ギガビット品では世界最小のチップ面積を実現 
2009年02月11日

 

8値 32ギガビットチップ画像 16値 64ギガビットチップ画像

 当社とサンディスク・コーポレーションは、3ビット/セル(8値)と4ビット/セル(16値)の二種類のNAND型フラッシュメモリを開発しました。3ビット/セルでは32nm注1の製造プロセスを用い、32ギガビット品としては世界最小のチップ面積を実現し、4ビット/セルでは43nmの製造プロセスを用い、1チップで世界最大の64ギガビットを実現しました。

 従来の2ビット/セルではデータ書込みに4つのしきい値電圧注2の分布が必要ですが、3ビット/セルでは8つのしきい値電圧の分布が必要となるため、それぞれのしきい値電圧の分布幅を狭くする必要があります。今回開発した3ビット/セルでは、書き込み前に書き込みが必要なセルのみを判断する機能を搭載することにより、しきい値電圧の分布幅の精密な制御を可能としました。また、ロウデコーダ注3の回路構成の簡素化やカラム注4の制御方式を工夫したことにより、チップサイズの縮小に成功しました。微細化とこれらの改良により、現在生産されている43nm製造プロセスを用いた、2ビット/セルで16ギガビットの製品(約120mm)よりも小さい、32ギガビット品では世界最小の約113mmのチップ面積を実現しました。

 4ビット/セルのNAND型フラッシュメモリでは、しきい値電圧の分布幅をより狭くする必要がありますが、微細化によりセル間隔が狭くなり、セル間の干渉が起きるため、書き込み後にしきい値電圧の分布幅が広がってしまうことが課題でした。そこで、書き込みを3段階に分け、セル間の干渉の影響を補正しながら徐々に細かくデータを書き込むことにより、書き込みの精度を上げる方法を採用しました。この書き込み法により、4ビット/セルに必要な極めて狭いしきい値電圧の分布幅を実現しました。

 また、選択ワード線の全セルを同時に読み出す方式の採用などによって7.8メガバイト/秒という書き込み速度を実現しました。

 なお、32nmの製造プロセスを適用した32ギガビット品については、2009年後半から四日市工場での量産を開始する予定です。

 本成果については、米サンフランシスコで開催中の半導体国際学会ISSCC(国際固体素子回路学会)において、2月10日(現地時間)講演を行いました。

 注1 nm :ナノメートル。10-9m  

 注2 しきい値電圧:トランジスタがオン状態になる電圧。NANDフラッシュメモリではこのしきい値電圧の分布幅を制御することにより、多値化を実現している。

 注3 ロウデコーダ:使用するNANDセルを選択するために、ワード線および選択ゲート線の電圧を制御する回路

 注4 カラム:NANDチップの入出力単位に相当する。ビット線8本分を指す。

カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。