Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

16nm世代以降のLSIに適用可能なトランジスタ絶縁膜積層技術を開発

高いキャリア移動度と薄い等価酸化膜厚注1を両立可能に
2009年06月15日

 


 

16nm世代以降のLSIに適用可能な新技術を用いたゲルマニウム用ゲート積層構造の断画像

 

 当社は、高いキャリア移動度と薄い等価酸化膜厚を両立でき、16nm世代以降のLSIに用いられる金属絶縁膜半導体型(MIS)トランジスタに適用可能な新しいゲート絶縁膜積層技術を開発しました。なお、今回の成果は、本日から京都市で開催中のVLSIシンポジウム「2009 Symposium on VLSI Technology」において本日発表します。

 従来、MISトランジスタのチャネルにはシリコンが用いられていましたが、微細化に伴い、材料自体の限界により十分な駆動電流を得ることが困難となってきています。そのため、よりキャリア移動度の高い材料であるゲルマニウムの適用と、それに適したゲート積層構造の開発が進められています。今までゲート絶縁膜に二酸化ゲルマニウムを用いると高いキャリア移動度が得られることが知られていましたが、この材料は誘電率が低く、16nm世代以降で必要とされる薄い等価酸化膜厚の実現は困難と考えられます。

 今回開発した技術は、高誘電率ゲート絶縁膜と、ゲルマニウムチャネルとの間に、「ストロンチウムジャーマナイド」界面層を挿入するプロセス技術です。これにより、高いキャリア移動度と、ゲート絶縁膜積層構造の薄膜化の両立を可能としました。
 具体的なプロセスは、まず超高真空中のゲルマニウム表面を加熱により清浄化します。その上に、数原子層程度のストロンチウムを堆積し、さらに高誘電率絶縁膜層である「ランタンアルミネート」層を形成した後、窒素ガス中で熱処理を行います。これらの工程の中で、ストロンチウムとゲルマニウムが反応し、「ストロンチウムジャーマナイド」層が形成されます。

 上記プロセスを用いたトランジスタの正孔移動度は、高誘電率ゲート絶縁膜を用いたゲルマニウムpMISトランジスタとしては世界最高の481 cm2/Vsec(ピーク時注2)を実現しました。これは「ストロンチウムジャーマナイド」層が無い場合の3倍以上で、シリコンで実現可能な正孔移動度の2倍以上(同一ゲート電界における比較)となります。
 また、ストロンチウムジャーマナイド界面層の薄膜化についても実証しました。今回、等価酸化膜厚が1nm程度のゲート積層構造が得られ、ストロンチウムジャーマナイド界面層の挿入による等価酸化膜厚の増大を0.2nm程度に抑えることができました。これにより、今後界面層上に形成する高誘電率絶縁膜をより薄くする、あるいはより誘電率の高い絶縁膜を用いることで、16nm世代以降のLSIで必要とされる0.5nmの等価酸化膜厚が達成できる目処がつきました。

 今後も、ゲルマニウムMISトランジスタ実用化における技術の選択肢の一つとして開発を継続していきます。なお、今回の研究開発は、当社が独立行政法人新エネルギー・産業技術総合開発機構より委託された「次世代半導体材料・プロセス基盤(MIRAI)プロジェクト」の一環として実施したものです。

 

注1
ゲート絶縁膜の物理的な厚さを二酸化シリコン膜と等価な電気的膜厚に換算した値。例えば、誘電率が二酸化シリコンの値(3.9)の10倍である39の誘電体では、物理膜厚が10nmのときに等価酸化膜厚は1nmとなる。
注2
移動度はゲート電圧により変わるが、最高の移動度が出る時の値。
カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。