Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

時間領域信号処理を適用したLDPC復号回路の開発について

NAND型フラッシュメモリの誤り訂正回路を38%縮小
2013年02月21日

 当社は、デジタル信号処理に代わる新たな信号処理方式として、デジタル信号を時間領域で表現する時間領域信号処理技術を開発しました。同技術をNAND型フラッシュメモリの誤り訂正処理に用いられるLDPC復号回路注1に適用し、回路規模を38%縮小できることを実証しました。

 今回開発した時間領域信号処理は、LDPC復号回路で処理される情報を、デジタル回路のようなHigh/Lowといった2値の組み合わせや、アナログ回路のように電圧値で表現するのではなく、デジタル値がLowからHighに変わる時間を使って表現します。これにより、アナログ回路と同じように、一本の配線で確率を表現することができます。時間というアナログ信号を扱うにもかかわらず、すべての回路部品はデジタル回路と共通であり、従来から用いられているデジタル回路設計用の自動設計ツールを利用して開発することができます。また、時間信号とデジタル信号を相互に変換する回路を非常に小規模な回路で実現することが可能です。

 今回、時間領域信号処理を用いて、NAND型フラッシュメモリの小規模なLDPC復号回路を実際に試作したところ、デジタル回路で実装した場合に比べ回路規模を38%縮小できることを確認しました。

 近年、NAND型フラッシュメモリの大容量化に伴い、信頼性を高める技術の一つとしてLDPC符号などの誤り訂正回路の重要性が高まっていますが、LDPC符号は復号回路の回路規模が大きいという課題がありました。復号に従来の1か0かという情報だけではなく、1である確率と0である確率という情報を用いるため、回路で処理すべき情報量が多くなるためです。

 この課題を解決するために、0Vから1Vの間を連続的に1本の配線で表現できるアナログ回路を使う方式が提案されてきました。しかし、アナログ信号とデジタル信号を相互変換する回路の電力・面積が大きくなることや、デジタル回路設計に用いられる自動設計ツールが利用できないため、チップ全体の面積や開発コストが大きくなる問題があり、製品適用には至っていませんでした。

 なお、本成果は、サンフランシスコで開催されるISSCC(International Solid-State Circuits Conference)にて、2月20日(現地時間)にて発表しました。 

注1
LDPC(Low-density parity-check, 低密度パリティ検査)符号で符号化されたデータを復号する回路。LDPC符号は誤り訂正符号の一つで、他の符号より高い性能が得られることから注目を集め、現在では無線LANなど様々な通信規格でも採用が進んでいます。

時間領域信号処理のイメージ

時間領域信号処理のイメージ

 

LDPC(Low-density parity-check, 低密度パリティ検査)符号で符号化されたデータを復号する回路。LDPC符号は誤り訂正符号の一つで、他の符号より高い性能が得られることから注目を集め、現在では無線LANなど様々な通信規格でも採用が進んでいます。

 

カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。