Japan

プレスリリース

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。

64層積層プロセスを用いた512ギガビット3次元フラッシュメモリ「BiCS FLASH™」のサンプル出荷について

2017年02月22日

 当社は、64層積層プロセスを用いた512ギガビット(64ギガバイト)で3ビット/セル(TLC)の3次元フラッシュメモリ「BiCS FLASHTM注1のサンプル出荷を2月上旬に開始しました。データセンター向け大容量SSDやPC向けSSDを中心に市場のニーズに合わせて展開し、2017年後半の量産開始を予定しています。
 また、512ギガビットのチップをひとつのパッケージ内に16段積層することにより、業界最大容量注2の1テラバイトを実現するパッケージ製品を2017年4月からサンプル出荷する予定です。

 本製品は、回路技術やプロセスを最適化することでチップサイズを小型化し、48層積層プロセスを用いた256ギガビットのBiCS FLASHTMと比べて単位面積あたりのメモリ容量を約1.65倍に大容量化しました。1枚のシリコンウェハーから生産されるメモリ容量を増やすことで、ビットあたりのコスト削減を実現しています。

 当社のメモリ事業は、64層積層プロセスを用いた256ギガビット(32ギガバイト)製品を量産しており、市場動向に合わせてBiCS FLASHTMの生産を拡大していきます。また、今後も継続して求められるメモリの大容量化、小型化など多様な市場のニーズに応えるためフラッシュメモリの3次元積層構造化を進めていきます。

注1
従来のシリコン平面上にフラッシュメモリ素子を並べたNAND構造ではなく、シリコン平面から垂直方向にフラッシュメモリ素子を積み上げ、素子密度を大幅に向上した構造。
注2
2017年2月22日時点。当社調べ。
 
* BiCS FLASHTMは、株式会社東芝の商標です。
カテゴリー

プレスリリースに掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。