japan

東芝トップページ > 企業情報 > 研究開発・技術 > 研究開発センター > 研究開発ライブラリ > 省電力・高性能なFPGAを実現する不揮発メモリ混載技術を開発

LSI・ストレージ

省電力・高性能なFPGAを実現する不揮発メモリ混載技術を開発

2014年6月

概要

当社は、フラッシュメモリとCMOSトランジスタを同一チップ内に近接して混載する技術を開発しました。この技術をFPGAに応用することで、低消費電力かつ高性能な不揮発FPGAを実現することが可能です。本技術の詳細は、ホノルルで開催される半導体デバイスに関する国際会議「VLSI技術シンポジウム」にて、6月10日(現地時間)に発表いたしました。

このページのトップへ

開発の背景

近年、カスタムLSIの開発コストが著しく増大しており、チップ製造後に回路情報を任意に書き換えることができるFPGAの市場が増大しています。FPGAは主に演算を行うロジック素子と、回路情報の記憶を行うメモリで構成されています。高性能FPGAはロジック素子に揮発性のメモリであるSRAMを用いているため、消費電力が大きいという課題がありました。これを解決するため、不揮発性のフラッシュメモリを用いたFPGAが望まれています。しかしフラッシュメモリとロジック素子に内蔵されるCMOSトランジスタは、素子構造と動作電圧が大きく異なるため、同一チップ内への混載が困難でした。

このページのトップへ

不揮発性メモリ混載技術

そこで当社は、通常用いられているフラッシュメモリと異なる構造を持つMONOS型フラッシュメモリを適用し、書き込み手法と回路構造を工夫し、CMOSトランジスタとフラッシュメモリを近接して混載する技術を開発しました。
これにより、従来のSRAM型FPGAと同等の高速動作を実現しつつ、動作中の消費電力を削減することができ、メモリの占める面積も半分に削減することが可能になります(注1)
SRAMをMONOS型フラッシュメモリに置き換えたことで、電源の供給を止めてもデータを失わないため、FPGA動作中にチップ内で使用していない領域の電源を部分的に遮断し、無駄な電力消費を削減しています。当社テスト回路での試算では、ロジック使用率が80%の場合で、SRAM型FPGAに比べて約40%の電力削減が見込まれました。
また、フラッシュメモリへの書き込みの際に大電圧を使用しても、CMOSトランジスタの特性を悪化させないホットエレクトロン現象を利用した書き込み手法(注2)と回路構造を採用したことで、性能を維持しています。

このページのトップへ

今後の展望

今回開発した技術は、自社内での活用のほか、協業可能な企業へのライセンスも視野に検討していきます。
当社は、今回開発した技術をはじめとして、今後もフラッシュメモリ技術の応用範囲拡大を目指して研究開発を進めていきます。

(注1)FPGA全体の中で、メモリの占める面積は約30%。

(注2)素子に流れる高エネルギー電子を利用した書き込み手法


  • 「研究開発センター」のトップへ
  • このページのトップへ