japan

東芝トップページ > 企業情報 > 研究開発・技術 > 研究開発センター > 研究開発ライブラリ > SiC-MOSFETの抵抗を低減するゲート絶縁膜プロセス技術を開発

ナノ材料・デバイス

SiC-MOSFETの抵抗を低減するゲート絶縁膜プロセス技術を開発

2017年9月

概要

当社は、次世代の半導体パワーデバイスとして期待されるSiC-MOSFET向けに、新しいゲート絶縁膜プロセス技術を開発しました。本技術を適用することで、デバイス内部の電流経路の一部であるチャネル領域の抵抗を約40%低減できます。これにより、素子全体の抵抗を最大で20%低減できると見込めるため、デバイス使用時の電力損失の低減が期待されます。本技術の詳細は、ワシントンDCで開催される国際学会ICSCRM(The International Conference on Silicon Carbide and Related Materials)にて、9月18日発表しました。

開発の背景

高効率かつ小型・軽量が求められる鉄道車両、電気自動車向けの電力変換装置には、従来のシリコン(Si)より優れた材料物性を有する炭化ケイ素(SiC)を半導体材料とするMOS型電界効果トランジスタ(MOSFET)が使用されています。現状のSiC-MOSFETでは、電流が流れる経路の一部分であるチャネル領域の抵抗が大きいため、使用時の電力損失低減の妨げとなっています。そのため、チャネル領域の抵抗を下げるための新たな半導体プロセス技術が求められています。

本技術の特徴

当社は、チャネル領域を形成するゲート絶縁膜プロセスとして、一般的な酸化窒素(NO、N2O)ガスではなく、取り扱いが容易な窒素(N2)ガスを使用する新しいプロセス技術を開発しました。ゲート絶縁膜の母材となる二酸化ケイ素(SiO2)をN2ガスで焼鈍する直前に、900℃未満の低いプロセス温度で酸素雰囲気に暴露する等の当社独自の処理を施すことで、反応性に乏しいN2ガスであっても窒化反応が十分に進み、抵抗が増大する要因となっていたチャネル領域周辺の欠陥が修復します。
また、本技術を適用すると、一般的なNOガスの場合と比較して、ゲート絶縁膜の信頼性を損なうことなく、チャネル領域の抵抗が約40%低減することも確認しました。これにより素子全体の抵抗が最大で20%低減することが見込めるため、SiC-MOSFETの電力損失のさらなる低減が可能となります。

開発したプロセス技術の概略

今後の展望

当社は、本技術の2020年以降の実用化に向けて、信頼性のさらなる向上を目指し、研究開発を進めていきます。


  • 「研究開発センター」のトップへ
  • このページのトップへ