このページの本文へ移動

マイクロ波半導体サイトマップ

ホーム>マイクロ波半導体トップページ>技術情報>世界最高出力の窒化ガリウム・パワーFET(電界効果トランジスタ)の開発について

技術情報

世界最高出力の窒化ガリウム・パワーFET(電界効果トランジスタ)の開発について

マイクロ波通信用途向け(6GHz帯)で174Wの出力を達成

当社は、基幹通信基地局や衛星通信基地局などで用いられるマイクロ波通信用途向けの高周波・ 高出力素子として、6GHz帯で世界最高出力174Wを達成した窒化ガリウム・パワーFET (GaN Power Field Effect Transistor)を開発しました。

今回開発した窒化ガリウム・パワーFETは、結晶層構造、チップ構造を6GHz帯用に最適化するとともに、 発生する熱を分散させるためにパッケージ内で4つのチップを合成する構造を採用することによって、 世界最高出力を達成しました。 また、本パワーFETは、マイクロ波通信用途向け増幅器に現在用いられて いるガリウムヒ素系素子に対し、約8倍の電力密度を実現しています。

今回の開発によって、窒化ガリウム・パワーFETはガリウムヒ素系素子を凌ぐ性能を有していることが 確認できたことから、当社では、1年以内の実用化を目指します。

なお、本技術は、本日から神戸で開催される固体素子・材料コンファレンスで発表します。

ページ上部へ

開発の背景と狙い

近年の通信の大容量化に伴い、マイクロ波を用いる基幹通信基地局用や衛星通信基地局用の増幅素子は、 さらなる高出力化が求められています。

当社では、マイクロ波通信用途として、既に6GHz帯で出力90W、14GHz帯で出力30Wのガリウムヒ素(GaAs) パワーFETを製品化していますが、主として放熱性の問題から、高出力化のためのFET集積度が材料特性上 限界に近づいてきており、新たな材料の検討が必要となっています。

窒化ガリウムは、材料特性上、ガリウムヒ素以上に高い飽和電子速度と絶縁破壊耐圧を有していること、 高い動作温度が可能なことなどから、マイクロ波帯以上の周波数で使用できる高出力増幅素子用材料として 有望視されています。

当社では、C帯(4GHz〜8GHz)以上の高周波で動作する素子の開発に注力しており、窒化ガリウム・ パワーFETとして、今回、結晶層構造とFET構造の最適化などによって世界最高出力動作を実証しました。 今後開発が進めば更に大きな出力が期待できると考えられます。

ページ上部へ

今回開発した技術

  1. 1 結晶層構造

    今回開発したパワーFETは、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)構造を採用しています。GaN層の上にAlGaN(アルミニウムガリウムナイトライド)層を成長させており、これらの層の濃度と厚みを最適化することで優れた性能を実現しました。

  2. 2 素子構造

    1項で説明した結晶構造を基に、FETの単位構造であるソース、ドレイン電極間の距離とゲート長および各電極への給電部の形状等を、C帯以上の高周波でも高性能動作ができるよう微細化、最適化しました。

    • 図1
    • 今回開発したチップの断面写真
    • 今回開発したチップの断面写真
      *チップサイズ:2.92mm×0.71mm
  3. 3 プロセス技術

    2項の素子構造最適化に合わせ、表面処理と熱処理条件の最適化により、低抵抗なソース、ドレイン電極を実現しました。これにより、材料特性を最大限に引き出すことが可能となりました。 また、FETを高周波高性能動作させるためには、上記2項で説明したように、素子構造を微細化する必要があります。そのため、FETの動作層には相対的に高い電界が印加されることになり、ゲート電極の リーク電流を抑制することが高性能化への必要条件となります。今回、独自のゲート電極構造を採用することにより、このゲートリーク電流を従来の30分の1に低減することが可能となりました。

  4. 4 パッケージ内出力合成

    これまでのGaN素子開発においては、GaNの材料特性を活かすために、大きなチップを大きな動作電圧で 動作させて大電力を得ようとするものが主流でした。しかしながらこの方法では、チップからの発熱が 問題となり、素子自身の特性劣化を招くと同時に増幅器製造上も大きな問題となります。 また、GaN素子は、チップの特性を均一に製造することが難しく、複数のチップをパッケージ内で電力 合成すると、合成損失が大きくなり、良好な特性を得ることができませんでした。 今回、独自の電極構造とプロセス技術により、1枚のウェーハから多くのチップを均一に作ることが 可能となり、GaAsパワーFET開発で培った高度なパワー合成技術を駆使することによって、 4つのチップをパッケージ内で損失を抑えて電力合成する技術を確立しました。これにより、発熱源を 分散させ、熱集中による特性劣化を抑えて、チップからの発熱の問題と高出力化を両立させ、C帯で 150Wを超える高出力を実現しました。

    • 図2
    • 今回開発した素子のパッケージ写真
    • 今回開発した素子のパッケージ写真
      *パッケージサイズ(最外周寸法):
      24.5mm×17.4mm
  5. 5 ステッパー露光の使用

    従来、GaN系素子開発においては、C帯以上の高周波用素子では露光プロセスで電子ビーム技術を利用 することが一般的ですが、今回の開発では、素子構造を工夫するとともに、高度なプロセス制御技術を 適用することによって、量産性に勝るステッパー露光を用いて優れた特性の実現が可能となりました。

    以上

本資料に関する報道関係からのお問い合わせ先

広報室 TEL : 03-3457-2100
前のページへ戻る
2005.09.12 株式会社 東芝

ページ上部へ