18MビットのラムバスDRAMの発売について

1995年3月17日

 当社は、汎用DRAMの10倍以上の高速データ伝送が可能なラムバスDRA Mの新製品として、2Mワード×9ビット構成の18MビットラムバスDRAM 「TC59R1809VK/HK」を開発し、4月1日よりサンプル出荷を開始 します。                   

 サンプル価格は12,000円で、8月から月産10万個規模で量産を開始し ます。                        


開発の背景と狙い

 ラムバスDRAM(RDRAMTM)は、米ラムバス社が開発したデータ転送方 式を採用することにより、毎秒500Mバイトと汎用DRAMの10倍以上の高 速データ伝送を実現したDRAMです。

 現在、汎用DRAMは汎用コンピュータやミニコン、ワークステーション、パ ソコンなどの主メモリや画像表示用メモリ、大容量データバッファなどに幅広く 使用されています。近年、これらの機器に使用されるマイクロプロセッサの急速 な演算処理能力の向上に対応し、システム全体の処理能力を高めるために、高速 データ伝送が可能なDRAMが求められています。
 本製品は、このようなニーズに対応するため商品化するものです。

 当社は、さらに、本製品のカットダウン版として、主にグラフィック市場の拡 大に対応する8MラムバスDRAM(1Mワード×8ビット構成)および16M ラムバスDRAM(2Mワード×8ビット構成)を開発中であり、年内の商品化 を予定しています。                   


新製品の主な特長

  1. 米国ラムバス社が開発したインタフェース回路などの採用により、小振幅の 信号で高速動作させるデータ転送方式を用いていることから、アクセス後は 2ナノ秒ごとに1バイトのデータを転送でき、毎秒500Mバイトと汎用D RAMの10倍以上のデータ転送を実現しています。

  2. 0.5μmのCMOS微細加工技術の採用により、18Mビットのメモリと インタフェース回路のほか、メモリを複数個使用する際にどのDRAMに情 報を記憶させるかをコントロールするアドレスレジスタなどの制御回路もチ ップ上に内蔵してしています。このため、外付けの論理ICが不要で、DR AMをマイクロプロセッサやコントローラと直接接続することができます。

  3. メモリアレイを2つの領域(1Mバイト)に分割し、各領域のセンスアンプ をそれぞれ2Kバイトのキャッシュメモリとして使用しています。データが この内部キャッシュにヒットした場合には、40ナノ秒で最初のデータが出 力され、その後2ナノ秒ごとに連続してデータが出力されます。データがヒ ットしなかった場合には、84ナノ秒後に最初のデータが出力され、その後 2ナノ秒ごとに連続してデータが出力されます。


主な仕様

 形  名   TC59R1809VK      TC59R1809HK

 構  成            2Mワード×9ビット

 プロセス   0.5μmのCMOS、3層ポリシリコン、2層アルミ配線

 性  能   クロックサイクルタイム         4ナノ秒

        バーストリード/ライトサイクルタイム  2ナノ秒

        ヒットリード時間          10クロックサイクル

        ヒットライト時間           4クロックサイクル

 外囲器    32ピン 11mm高 SVP         36ピン 11mm高 SHP

       (縦形表面実装パッケージ)    (横形表面実装パッケージ)

プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。