従来の共有メモリ形マルチプロセッサにおいて、キャッシュメモリの データ管理は、キャッシュメモリ内のコントローラが共通のバスを介して行って いましたが、個々のマイクロプロセッサの処理速度に比べてバス上の速度が遅い などの障害が生じていました。
　このため、共有バスを介したキャッシュメモリ間のデータ通信の高速化が もとめられています。
　さらに、高いクロック周波数で動作するオンチップマルチプロセッサでは、 相対的に速度の遅い外付けメモリへのアクセスを極力抑える必要があります。

　当社は、これらのニーズに対応するため、速度の遅いバスを介さずに、 キャッシュメモリ間のデータ管理を高速かつ一元的に行える「ＣＣＵ」や 「ＣＣＵ」で制御されるプロトコルである「ＣＲＡＣ」を考案したものです。
　当社は、動作クロック周波数が５００ＭＨｚでマイクロプロセッサ数 ４個を想定したオンチップマイクロプロセッサのシミュレーションを行った結果、 「ＣＣＵ」と「ＣＲＡＣ」を採用したオンチップマルチプロセッサは、従来比 約１．７倍の処理速度でデータ処理が行えることを確認しました。
　今回、当社が提案した新技術を用いた場合、高いクロック周波数でも各々の マイクロプロセッサの高性能を損なうことなく効率よく動作するオンチップマルチ プロセッサを比較的短い設計期間で実現することが可能です。
　また、例えば、４個のマイクロプロセッサを搭載したオンチップ マルチプロセッサを７００ＭＨｚ程度で動作させた場合、最大２．８ＧＩＰＳの 性能を得ることができます。
　なお、今回の技術内容は、２月３日から米国サンノゼ市で開催される ＨＰＣＡ－２（2nd International Symposium on High-Performance Computer Architecture）学会において２月７日に発表する計画です。