当社はＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）ウェーハ上に、世界で初めて従来ウェーハ（Ｂｕｌｋ）上に作製する場合と同等の性能をもつＤＲＡＭセルを作り、ロジック回路と混載する技術を開発しました。これにより、次世代ブロードバンド時代における高性能ＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ　Ｃｈｉｐ）に不可欠な混載ＤＲＡＭを実現することが可能になります。

　高性能ＳｏＣにおいては、超高速・広帯域のデータ転送に対応するため、大量のデータを高速処理するロジック回路と、大容量メモリを１チップ上に混載する技術が強く求められています。ＳＯＩ技術では、トランジスタ素子とシリコン層の間に酸化膜が埋めこまれていることによってトランジスタ動作時のスイッチング特性が向上し、ロジック回路の高速化を実現できますが、ＤＲＡＭセルではリーク電流が増大し、データ保持特性が劣化するなどの問題が起こるため、これまではＳＯＩウェーハ上にＤＲＡＭセルを混載することは困難でした。

　当社は、ＳＯＩウェーハ上のＳＯＩ層及び酸化膜層を部分的に除去し、そこに最適な界面制御により安定的にシリコンを成長させる選択エピタキシャル成長（ＳＥＧ＝Ｓｅｌｅｃｔｉｖｅ　Ｅｐｉｔａｘｉａｌ－Ｓｉ　Ｇｒｏｗｔｈ）を行うことで、ＳＯＩ／Ｂｕｌｋのハイブリッド構造を実現しました。今回、このウェーハ上に１８０ｎｍ世代の１メガビット混載ＤＲＡＭを試作し、世界で初めてＢｕｌｋウェーハと同等のビット良品の取得と、データ保持特性を実現しました。

　また、境界部の欠陥などによる集積度の劣化が起こらないことも確認しています。高性能が要求されるロジック回路をＳＯＩ部分に作成し、特性的にＳＯＩ上に混載することが困難なＤＲＡＭセルをＢｕｌｋ部分に形成させることで、高性能ＳｏＣを実現できます。今後、２００５年度以降の６５ｎｍ世代における実用化を目指していきます。

　本技術は、メモリとシステムＬＳＩの融合を図るために４月１日付けで設立したＳｏＣ研究開発センター（本部：神奈川県川崎市、センター長：古山透）にて開発したものです。また、米国・ホノルルで開催されているＶＬＳＩシンポジウム（２００２　ＳＹＭＰＯＳＩＵＭ　ＯＮ　ＶＬＳＩ　ＴＥＣＨＮＯＬＯＧＹ）において本日（米国時間６月１２日）発表します。

新たに開発したＤＲＡＭセル混載技術