当社は、６５ｎｍ世代のCMOSプロセス技術を用いた半導体として、世界最小の消費電力を実現したトランジスタを開発・試作しました。
　本トランジスタは、ゲート絶縁膜に低消費電力化に最適な材料を用いることにより、従来のシリコン酸化膜に比べて、ゲートリーク電流を１０００分の１に低減しており、モバイル機器用途向けに必要な実用化レベルの低消費電力および駆動電流を実現しています。

　当社は、昨年１２月にソニー株式会社と共同で６５ｎｍのCMOSプロセス技術を用いたＤＲＡＭ混載ＣＭＯＳ技術を開発しておりますが、今回、低消費電力を実現した６５ｎｍ世代のトランジスタを当社独自で開発しました。
　当社は、世界に先駆け９０ｎｍ世代のＣＭＯＳプロセス技術を用いたＬＳＩの量産化に着手しており、次世代の６５ｎｍ世代でも様々な次世代機器への適用が可能な最先端技術を開発し、実用化に向けた準備を進めています。
　近年、ブロードバンド化の進展によって、データの高速処理が要求されることに加え、携帯電話などを中心としたモバイル機器では、低消費電力を実現する半導体が求められています。
　当社は、今回開発した次世代モバイル機器向けとして最適な低消費電力トランジスタを２００５年に製品化することを目指します。

　次世代半導体の開発においては、高速動作やチップ面積の縮小を実現するため、回路線幅の微細化を追求しています。微細化に伴い、ＬＳＩを構成するトランジスタでは、電流の流れを制御するためのゲート絶縁膜の膜厚も薄くなりますが、薄くなることによってゲートリーク電流が増大し、電流制御の機能が働かないという問題が生じます。現在ゲート絶縁膜として主流の酸化膜を用いても、多くの電流を流すことによってＬＳＩの高性能化を実現するのに必要な駆動電流を得ることは可能ですが、モバイル機器用途向けＬＳＩでは低消費電力化が必須であり、従来の酸化膜ではゲートリーク電流が許容できない問題に直面しています。

　当社はこれらの問題に対応するため、ゲート絶縁膜の材料として、高誘電率（High-k）材料である窒化ハフニウムシリケート（HfSiON）を用いることによって、低消費電力を実現した６５ｎｍ世代ＣＭＯＳトランジスタを開発しました。

　なお、今回開発した技術は、本日から６月１２日まで京都で開催されている「2003 Symposium on VLSI Technology」において、本日発表いたします。

本技術の概要

　低消費電力向け６５ナノメートル世代CMOSトランジスタとして、以下３つの技術を確立しました。

１．	ゲートリーク電流をシリコン酸化膜（SiO2）の1/1000に低減 　当社では、高誘電率（High-k）ゲート絶縁膜として、窒化ハフニウムシリケート（HfSiON）を採用しました。開発対象として世界的に主流である酸化ハフニウム（HfO2）はHfSiOよりも高い誘電率を有しますが、Si基板との界面反応（シリサイド化）が起こり、リーク電流が増大する問題を抱えています。そこで、HfSiOの採用により､Siとの界面反応を抑制し界面安定性を確保しました。また、プラズマ窒化技術によりHfSiONとすることで高誘電率の膜形成を可能にしました。HfSiONの安定な界面と高い誘電率により、シリコン酸化膜に比べてゲートリーク電流を1/1000に低減することに成功しました。
２．	ゲート絶縁膜と周辺プロセスとの高い整合性 　CMOSプロセスは様々な熱工程を経るため、ゲート絶縁膜は1000以上の熱的安定性が求められます。非晶質であるゲート絶縁膜が他の熱工程により結晶化や組成不均一化を起こすと､リーク電流の増大、MOSFETのしきい値ばらつき等の問題が生じます。HfSiOは、HfO2よりも結晶化耐性に優れていますが、組成不均一化が問題となっていました。そこでHfSiOに窒素添加することで組成不均一化を抑制し、1050の耐熱性を実現しました。また、HfSiONは、HfO2よりも界面特性に優れており、高い駆動電流が得られますが、SiO2ほどではありません。そこでプラズマ酸化技術により界面特性を改善し、SiO2に対しても遜色のない高い駆動電流を実現しました。
３．	High-kゲート絶縁膜として世界トップの駆動力を有する微細MOSトランジスタ 　HfSiONをゲート絶縁膜に適用し最適化したゲート長５０ｎｍのCMOSトランジスタを開発しました。ゲート絶縁膜の実効的な酸化膜厚は１．２ｎｍで、ITRS（半導体技術国際ロードマップ）の低駆動消費電力向けゲートリーク電流要求値の１／１０、かつ世界トップの駆動電流を実現し、実用化の目処が立ちました。