当社は、世界で初めてＳＯＩ基板上でＤＲＡＭ混載システムＬＳＩを実現可能なメモリセル技術を開発し、ＬＳＩレベルで動作原理および回路技術を実証しました。
　本技術は、ブロードバンド時代における大容量データの高速処理を実現するもので、２００６年以降の次世代の高速ネットワーク機器などへの実用化をめざします。

　ブロードバンド時代では、動画像など大容量データの通信が増大しており、大量のデータを高速で処理するＬＳＩが求められています。このため、１つのチップ上に高性能のマイクロプロセッサと、大容量メモリを同時に形成する技術への要求が増大しています。
　マイクロプロセッサの動作速度を飛躍的に向上させる方法として、現在、ＳＯＩ(Silicon on Insulator)基板^＊１上にシステムＬＳＩを形成する技術が実現されつつあります。ところが、従来のＤＲＡＭのメモリセルはBulkのsilicon基板^＊２を前提とした構造を採用しており、ＳＯＩ基板上でのＤＲＡＭ混載システムＬＳＩに適応するのは困難でした。

　当社は、ＳＯＩ基板の特徴を生かしたＦＢＣ（Floating Body Cell）と呼ぶ 新しいＤＲＡＭのメモリセル技術を開発しました。ＦＢＣは従来のＤＲＡＭに比べ簡単な構造であり、原理的に微細化に適するという長所を有するため、４５ナノメートル（ｎｍ）世代以降のＤＲＡＭ混載システムＬＳＩを実現可能とする技術です。今回、メモリセル特性を明らかにし、ＦＢＣの動作原理および回路技術をＬＳＩレベルで実証しました。

　なお、今回開発した技術は、京都で開催されているVLSI Symposiumにおいて、６月１１日および１２日に発表しました。

動作原理およびセル構造

　従来のＤＲＡＭセルは電荷を蓄積するためのキャパシタとスイッチングするためのＭＯＳトランジスタから構成されていました。今回開発しましたＦＢＣはＳＯＩ基板上に形成したＭＯＳトランジスタのフローテイング（浮遊状態の）ボデイに電荷を蓄積することにより、データを記憶します。ＳＯＩ上のＭＯＳトランジスタがスイッチング素子および記憶素子の二つの役割を果たすため、従来のＤＲＡＭセルに比較してセル面積を縮小することが可能となり、従来のBulk基板上のＤＲＡＭセル面積に対し、ＳＯＩ基板上で実現するＦＢＣにおいてはセル面積を半分にできます。

製造プロセス

　ＦＢＣを実現する上で最も重要視したのはシステムＬＳＩの製造プロセスとの互換性です。すなわち、システムＬＳＩの性能に何ら影響を与えることなく、ＳＯＩ基板上にＤＲＡＭを実現させるセル構造および製造プロセスを採用しました。具体的には、システムＬＳＩの高速化を図る上で重要なsalicide processをＦＢＣに適応可能とするために、メモリセル内部のコンタクト領域にポリプラグと呼ぶ多結晶シリコンからなるバッファー層を形成する構造を採用しました。本構造を採用することにより、システムＬＳＩの製造プロセスとの互換性を完全に保つことができます。超高速デバイスを実現可能であるというＳＯＩの長所を最大限に生かしつつ、ＤＲＡＭ混載システムＬＳＩを実現することが可能となりました。

ＦＢＣのＬＳＩレベルでの実証

　ＦＢＣの動作原理および回路技術を実証する目的で９６KbitのＡＤＭ(Array Diagnostic Monitor)を試作しました。全ビット良品を得ることができ、ＦＢＣの動作原理をＬＳＩレベルで実証することが出来ました。また、アレーアクセス時間３６ns、データスイッチング時間３０nsおよびＤＲＡＭのメモリセル特性として重要な電荷保持時間としては５００ミリ秒(@８５)を実現し、メガビット以上の規模のＤＲＡＭ混載システムＬＳＩへの適応が可能となりました。

<ご参考>メモリセルの構造