１６Ｇｂ、３２Ｇｂを順次製品化

　当社は、最先端４３ｎｍ^＊1プロセスを用い、１チップで１６ギガビット（２ギガバイト）の大容量を実現するＮＡＮＤ型フラッシュメモリを開発しました。本成果については、２月３日から米サンフランシスコで開催中の半導体国際学会ＩＳＳＣＣ（国際固体素子回路学会）において、２月６日（現地時間）講演を行いました。

　４３ｎｍプロセスでは、高電圧印加時の誤書込みを防ぐため、メモリセルの両端にダミーワード線を設けることが有効となりますが、これはチップ面積増大につながります。今回当社は、並列メモリセル数を従来の３２セルの２倍にし、さらに両端にダミーワード線を加えた６６セルにしています。これによりメモリセルの両側にあるセレクトゲートの数を削減し、面積効率を向上しました。
　また、周辺回路において、高電圧スイッチを入れることで、コントロールゲートドライバ^＊２を共有化し、電源用配線をセルアレイ上に通すなどの設計の見直しによって、さらなるチップ面積削減を実施しました。微細化とあわせてこれらの技術を適用することで、５６ｎｍ世代の同容量製品に対しチップ面積を約３０％削減し、１６ギガビット品で約１２０ｍｍ2のチップサイズを実現しております。

　なお、新技術を適用し、まずは現在市場で主流の１６ギガビット品を、本日から製品サンプル出荷し、３月から四日市工場での量産を開始します。また、２００８年第３四半期(７－９月)の早期に、容量を２倍に高めた３２ギガビット品の量産を開始する予定です。

　今後も当社は、微細化・多値化の新技術開発を継続するとともに、設備増強や生産効率改善を進め、市場ニーズに応じた供給力とコスト競争力を確保していきます。