ニュースリリース

２０ｎｍ世代ＬＳＩ向け高性能ＣＭＯＳ素子技術の開発について

世界初の実用的成果、バルクＣＭＯＳを延命

  当社は、２０ｎｍ世代のＬＳＩで重要課題とされる、チャネル領域の急峻な不純物分布を実現する新技術を開発し、半導体の国際学会ＩＥＤＭ^注で発表します。新技術は、２０ｎｍ世代としては世界で初めて、ＬＳＩ向けのＣＭＯＳ素子として実用的なプロセスを実現すると同時に、現在主流のバルクＣＭＯＳ技術の２０ｎｍ世代への延命に道を開くことになります。

  新技術では、チャネル表面にシリコン、炭素添加シリコン、ボロン添加シリコンの３層の膜を形成し、それぞれ低抵抗な通電経路、不純物拡散を防ぐ防御層、炭素による特性劣化を防ぐ緩和層として機能させ、従来のチャネル構造に対して１５～１８％の性能向上を実現しました。この構造は、ＬＳＩのＣＭＯＳ素子を構成するｎＭＯＳ、ｐＭＯＳに共通に適用でき、成膜工程のみで簡単に形成できます。

　従来の研究開発は、チャネル中の不純物の拡散しやすいｎＭＯＳ向けの成果がほとんどで、ＳＯＩ基板や立体ゲート構造など新方式の導入も検討されていました。これに対し、今回の技術は、不純物材料や素子構造、プロセスの最適化により、新方式によらず従来のバルクＣＭＯＳ技術を適用して高性能な２０ｎｍ世代ＬＳＩを実現できることを示した点で有望な技術といえます。

注

2009 International Electron Devices Meeting。本年１２月７日から９日まで、米メリーランド州で開催。本成果については、１２月９日に講演を行います。

開発の背景と狙い

２０ｎｍ世代ＬＳＩでは、従来のバルクＣＭＯＳ技術が物理的に適用困難とされています。特に、チャネル部で電子の移動度の低下や、電流を制御するゲート電極のしきい値電圧のばらつきが顕著となり、その克服にはチャネル部の急峻な不純物分布の実現が鍵を握ります。急峻な不純物分布とは、表層を低濃度、奥側を高濃度に大きく不純物濃度を変化させる構造で、これによりゲート電極による制御を表層の低抵抗領域に絞り込み、電流を精緻に制御することができます。
しかし、この急峻な不純物分布に関するこれまでの開発成果は、チャネル不純物の拡散しやすいｎＭＯＳ向けの部分最適化にとどまり、ｐＭＯＳを含めたＣＭＯＳ素子全体の最適化を伴う有効な技術はありませんでした。このため、ＳＯＩ基板や３次元ゲート構造など新方式の導入によって物理限界を打破することも検討されているものの、設備投資の負担や生産効率の低下などの懸念がありました。
こうした状況を受け、当社は、急峻な不純物分布をＣＭＯＳ素子レベルで実現する技術開発を通じ、２０ｎｍ世代ＬＳＩの実用性能とバルクＣＭＯＳ技術の延命を同時に達成しようとするものです。

開発の概要

１．開発の前提

急峻な不純物分布をつくるには、次のような技術が必要となります。

・チャネル部に不純物を注入後、表面に新たにシリコン層を設けるプロセス
・プロセス中においては避けられない熱工程によって、不純物が表面に拡散しないような構造
・このように作られたチャネルが有効に機能するような材料・構造の最適化

これらの技術については、ＣＭＯＳ素子を構成するｎＭＯＳ、ｐＭＯＳの両方を効率的に形成するプロセスが求められますが、これまでｎＭＯＳの最適化については開発が進んでいるものの、ｐＭＯＳ側の最適化と両立させＣＭＯＳ素子としての性能を達成するには至っていませんでした。

２．今回の成果

今回当社は、ｎＭＯＳ、ｐＭＯＳを効率的に形成する素子構造・プロセスを次のとおり開発し、従来プロセスに対し、１５～１８％高い性能を実現しました。

（１）ボロン添加シリコン層を形成。ｐＭＯＳのチャネル不純物はヒ素。
（２）表面への不純物拡散を防ぐＳｉ：Ｃ（炭素添加シリコン）の中間層を形成（ｎ・ｐＭＯＳ共通）。
（３）エピタキシャル気相成長法でチャネル表面にシリコン層を形成（ｎ・ｐＭＯＳ共通）。

今回の技術の特長は、上記の効率的なプロセスを実現するための材料・構造の最適選択にあります。まず、ｐＭＯＳの不純物を変えてＳｉ：Ｃ層による拡散防止の効果を検証した結果、ヒ素が最適であることが分かりました。一方、ｐＭＯＳでは、Ｓｉ：Ｃ層に含まれる炭素の影響で、絶縁膜などに不要な固定電荷が蓄積することが判明し、これに対する様々な対処法を検討した結果、Ｓｉ：Ｃ層の直下に新たな中間層としてボロン添加シリコン層を設けるだけで解決することが分かりました。これは、炭素とボロンの相互作用を有効利用したものです。

２０ｎｍ世代バルクＣＭＯＳに向けた急峻チャネル構造
（ゲート電極形成前の不純物拡散層の構造図）

（１）ボロン添加シリコン層を形成。ｐＭＯＳのチャネル不純物はヒ素。
（２）表面への不純物拡散を防ぐＳｉ：Ｃ（炭素添加シリコン）の中間層を形成（ｎ・ｐＭＯＳ共通）。
（３）エピタキシャル気相成長法でチャネル表面にシリコン層を形成（ｎ・ｐＭＯＳ共通）。